目前应该是有很多小伙伴对于ic制作视频方面的信息比较感兴趣，现在小编就收集了一些与ic焊接视频相关的信息来分享给大家，感兴趣的小伙伴可以接着往下看，希望会帮助到你哦。

引言

前几天阿里巴巴的达摩院发布了“2020年十大科技趋势”，其中就有“新材料推动半导体器件革新”，这是毫无疑问的，但是硬要我们普通人说出个所以然来似乎又无从下手。

看完本文，相比你就会对这个趋势有些认识了。

考虑到集成电路（IC）芯片的产值占据了整个半导体器件领域的大半，也为了避免假大空，本文将聚焦IC芯片这一具体的半导体器件领域，讨论它发展遇到的阻碍，再聊聊新材料能做些什么。

5000字长文预警！如果对这个话题有些兴趣，十分建议先收藏再看。

器件以及芯片的运算

IC的诞生就是为了计算，速度够不够快，功耗够不够低是评价一款芯片性能的重要标准。那么芯片是怎么进行运算的呢？

简单地说，相比其他处于萌芽状态的学科，上世纪初电子学还算比较发达，所以科学家们自然想到用电路去模拟加减乘除，运算是一个需要输入和输出的过程，那么该给电路输入什么信号呢？

考虑到电路有接通（高电平）和断开（低电平）两种状态，也受限于当时的科技水平，所以就用二进制来进行电路的输入和输出。既然决定用二进制进行输入计算和输出，那么该如何搭建电路进行运算呢？

由逻辑电路的知识我们知道，逻辑门电路中有与门（AND gate）、或门（OR gate）和非门（NOT gate），这三种门电路可以构成几乎任何逻辑电路进行复杂的运算。

那么，关键任务就是做出这些电路并集成化， 尤其是找到那个能在外电压（或流）下快速实现通断的器件，因为短板效应，这个通断的快慢将直接决定最终电路的运算速度。

这时，半导体材料的单向导通特性引起了科学家们的注意。

PN结科普

1951年由贝尔实验室Shockley等物理学家发明的场效应晶体管（FET）实现了在外加电场下的可控通断。虽然之前也有类似器件（比如BJT、电子管和继电器等）实现此种功能，但是它们或多或少都有些无法接受的缺点导致不适合大规模集成。

甚至直到现在为止，几乎所有手机电脑内的晶体管全是FET的概念。

FET主要分为两种，一是结型FET（J-FET）另一种就是金属—氧化物—半导体FET（MOSFET），后者因为其在发展中展现出的工艺简单、功耗低、易于集成等优点逐渐成为了集成电路的首选器件。

人的欲望总是难以满足的，MOS管还是不够小，功耗不够低。为了降低功率，基于MOS管的结构，互补金属—氧化物—半导体（CMOS）管被提出并大规模生产。

生动的FET，MOSFET和CMOS科普

从1971年Intel公司推出的第一款微处理器4004到现在Huawei的麒麟980，龙芯的3A，CMOS管几乎占据了当代手机和电脑处理器的全部江山。摸一摸自己的手机，里面可是有数十上百亿“根”CMOS管呢。

在封装前，CMOS基础的的集成电路器件基本可以分四部分：CMOS晶体管、导线、绝缘材料和基板。

如前所述，CMOS负责实现外电压下的通断，导线沟通各个晶体管间和外界，二者一起实现逻辑电路，绝缘材料防止器件各部分的串扰，基板承载这些器件并赋予这个集体一个响亮的名字：芯片！

后摩尔时代

CMOS时代来临后，为了提高单位面积集成器件的数量，制作IC芯片的一大核心任务就成了把CMOS管做窄，因为晶体管只是铺在基板上一层，所以如果把特征线宽减少到原先的0.7倍，那么同样大小的芯片上就能集成原先1÷(0.7×0.7)≈2倍的晶体管，运算速度自然加快。

经过长期对集成电路领域的观察，Intel创始人之一Gordon Moore提出了广为流传的“摩尔定律”：

The number of transistors in a dense integrated circuit doubles approximately every two years.

意思就是IC上的晶体管数量每两年就会翻倍。换算一下每两年CMOS管的特征线宽将变为原先的0.7倍。

如果你仔细回想手机电脑CPU的制程，就会发现各大处理器厂商的芯片制程基本是这样的：180nm→130nm→90nm→65nm→32nm→22nm→14nm→10nm→7nm。正好匹配之前说的0.7倍。

这一个个箭头看起来轻松，实际上没有一个可以用容易二字形容，很多次都面临着“摩尔定律的终结”。但是每一次都有新材料或者新工艺来为它续命。

比如在上世纪80年代，130nm已经被认为是极限尺寸（现在看来可能有些可笑），如果把CMOS管再缩窄，短沟道效应造成的载流子的迁移将不足，严重影响了开关速率和开门电流的大小，说白了就是再做得小反而慢，摩尔定律似乎就要止步于此了。

但是，Intel公司推出了一项新技术：应变硅（strained silicon）。既然载流子不够电流小，那么我们就把那部分导电的硅变成可以“膨胀”的，疏松的晶格对电子的散射变弱，电子更容易从源极迁移到漏极，导电性变强。

应变硅材料的成功运用、铜导线代替铝导线改善电迁移效应以及低K介质降低寄生电容，摩尔定律又能延续两代到65nm。

在45nm的时候，还想继续做小二氧化硅绝缘层厚度就要减薄，大约只有1nm厚的绝缘层使得漏电流过大易击穿电介质，从发生短路的现象，沟道永久性破坏掉，CMOS管会被烧毁。

当我们又觉得摩尔定律走到尽头了，产业界提出了MG/HK工艺，用high-k介质取代二氧化硅作为绝缘层，同时将栅极材料替换为金属铪，这样做给了晶体管继续微缩不会击穿烧管的可能，还可以有效降低栅极电容。这又是新材料的运用带来了进步。

想突破22nm的时候，晶体管不能再当成电路里的理想开关对待，沟道关断的漏电流也让工程师们一筹莫展。

这时，摩尔定律似乎又走到尽头，但是胡正明教授提出的FinFET（3D-FET）突破了传统CMOS的二维结构限制，让原本的源和漏之间的沟道变成板状，将栅与通道之间的接触面积变大，这样的话就可以将电子在源极和漏极之间的流动变得更可控。这个伟大的发明配合UTB-FD-SOI技术帮产业界更进一步。

Fin-FET加UTB-FD-SOI的技术基本把线宽带到了10nm甚至7nm，7nm以下的处于研发攻关阶段。

在摩尔定律的持续推进中，我相信新材料还会展示出不小的作用，甚至关键的几个节点正是新材料的引入导致制程的升级，但是摩尔定律真的还能维持下去吗？

假设企业不考虑经济效益，赌上半导体器件产业的尊严，整个行业24小时倒班365天全勤进行“饱和式”研发，可能五年十年二十年内还会出现几位神仙一样的科学家驾着七彩祥云背着新工艺和新结构的卷轴带着一众弟子启迪产业界。

但是我们终将面对物理规律的制约，差不多2nm以下量子隧穿造成的漏电等效应是难以忽视和避免的，2nm意味着只有4个左右的晶格常数那么宽，此时要想保证良品率毫无疑问难于登天。

如果考虑经济效益，每一代工艺的进步都是要烧掉动辄上百亿的研发经费，不砸进去几千几万块wafer还想出结果？如果投入比收益还多，企业难以养活自己的员工，用爱发电也不切实际。

Intel这几年制程跟不太上台积电和三星的一个重要原因就是手机芯片需求量比电脑大太多了，当然也与后面两个厂“重新定义”制程有关。

实际上，至少从材料学或者说凝聚态物理的眼光来看，制程已经很难再降下去了。

无论我们情不情愿低头，后摩尔时代已经来临。

实际上，如果仔细观察上述工艺的进步就会发现：器件的升级逐渐从依靠新材料的引入过渡到依靠新的晶体管结构。

不过，新材料及其制备工艺还是会起到一些作用的，接下来分两部分讨论：一是继续帮助器件升级；二是彻底革新IC芯片。

简单地说，第一部分是有生之年能可能看到的，比如用碳纳米管、各种烯啥的。第二部分有点科幻的感觉，各种有意思的概念。这两部分存在大量未解释名词，有兴趣的读者可以自查。

新材料帮助器件升级

其实在7nm之后，Intel、台积电和三星都在紧锣密鼓地尝试继续突破下去到5nm甚至3nm。现在产业界比较公认的方法有以下两种：

一是用Ⅲ-Ⅴ族化合物代替硅作为Fin-FET中的Fin，比如氮化硅，磷化铟。此举带来的更高的电子迁移率能保证“开关”更快关断，所以新材料可以在更高的频率下运行，运算速度自然上升。这是直接从材料入手。

二是Gate-All-Around (GAA)技术，说白了就是把Fin-FET的Fin横过来，这样对电流的控制更精确，有用纳米线做栅的，也有用纳米片的。此举基本就是从器件结构进步了，当然也可以把本身要拿来做Fin的三五族化合物拿来用，不过制备的难度又要提一步。

有意思的是阿里达摩院2020年十大科技趋势的白皮书里并没有说GAAFET，可能因为这个跟FinFET太像了，记得看过Intel某高层也曾表示这个技术没三星吹的那么玄乎。

白皮书里还说可能会将铜导线换成钴导线，这是很有前景的，因为钴电阻率比铜小不少，信号传得快，器件越小互联导线电阻小带来的优势越明显，而且钴的电迁移和扩散都比铜弱一些，可能不需要再镀防扩散层了。

我估计钴换铜工艺应该不会变得太大，估计都是大马士革电镀布线然后跟CMP那套，这意味着开发成本会小一些，是个短平快的新材料升级方案，近几年也会见到（或者已经用上了）。

以上几种是近几年可能看得到产品的，下面几种基本处于实验室阶段：

首先是碳纳米管和石墨烯俩兄弟，因为电子在他们内部迁移率特别高所以导电能力强。

但是如何通过精确的制备实现几乎每根纳米管，每片石墨烯都一样大小还得按照一个方向老老实实地排列在CMOS里。而且石墨烯室温的费米能级低到那个程度，如何运用精准刻蚀等工艺做出禁带来，如何控制每片都一样。总之，它们到底能不能工业化是个未知数。

其实低维材料的这些问题不仅他俩有，是通病。比如石墨烯的自带能带版二维材料——硅烯和黑磷等，能不能解决它们的氧化等一系列问题暂时没有令人满意的答案。

之前也看过把低维材料按照范德华异质结的方式做成FET的，但也仅限于发发文章了，一到产业界面临的还是工艺如何控制，原料纯度够不够，成本高不高等类似问题。

因为这些比较新兴的材料有太多问题需要解决，理论基础还不充足，所以几十年内可能看不到他们能挑战或者辅佐CMOS管了。

新材料彻底革新器件

以上所有工艺基本都是为了CMOS晶体管基础的IC芯片服务，用的是二进制和电路。

随着AI、大数据的发展，越来越多的信息需要处理，总有一天人类还会不满足这个框架能带来的最大算力，到时候就得指望着新运算逻辑带着新材料制备出足够新的器件。达摩院的白皮书也写了几个：

实际上Intel也有过类似的报告：

假设还是保留二进制的逻辑和电路，把晶体管换了能不能有什么方法呢？

之前是用电路的通断代表0和1，实际上可以也可以用电子的上下自旋来编码0和1，有一种叫自旋电子器件的就是用这个方法，由于不存在电荷的积累，天生就低功耗。

类似地，单电子晶体管也有这个好处，因为这个技术是利用量子点可控发射指定数量电子，所以提及可以缩小，器件发热减少。

由于量子力学理论的不断夯实，量子计算这个概念也被提出。相比传统计算机，量子计算因为能让量子比特进行态叠加从而实现真正意义上的“并行”计算和储存，针对特殊问题并加持上特制的算法（比如为了破解RSA密码系统的Shor算法），能够在和经典计算机的比较中占据很大优势。

郭光灿院士解读量子计算

不过现在的量子芯片，比如谷歌去年发布的53个量子比特纠缠的需要Josephson结在超低温环境运行，这种东西做出移动端人手一个现在看不到任何可能。除非常温超导的问题有突破性进展，比如白皮书里说的“魔角”石墨烯这类从结构上出发的材料（感觉转角电子学和范德华异质结有点像，材料没啥新的就要从结构入手了）。

量子计算机或者量子芯片类的概念更多地是在和经典计算机互补，而非直接取代的关系。

当然还有些别的方法，因为太过科幻，等实现了阿里巴巴估计都成了阿里太太太爷爷了，希望太多却实现不了也是一种遗憾吧（实际上是作者物理基础有些糟糕，看不懂了）。

总之，相比刚才提到的二维材料，单电子单光子等的制备难度和保存更难。如果不想办法给他们坍缩前足够多的时间和足够好的环境，他们秒秒钟退相干，这样计算结果的意义也不大了。越是颠覆性的科技，越需要在材料（如果把制备的量子当材料来看）上下功夫，难度越大。

结语

作者学习经历主要是物理和化学，对电子学和编程等领域的了解十分有限，因为成文仓促所以文章内容必然存在不少纰漏，十分欢迎半导体器件从业者或者相关领域专家批评指正，先道一声感谢。

另外，再多讲几句：

考虑到芯片产业主要可以分为设计、制造和封装。把晶体管或者逻辑元件做的更小只是提高芯片性能的一个方法，封装时的3D-IC技术也不是吃软饭的，片间互联和片内互联的硅光子技术也有了产品化的苗头，光刻机里的激光器和反射镜，晶圆能做多大等因素都很重要，如果深究起来太多太多了。

对于半导体器件的升级，我认为很关键的一点就是要从设计阶段把IC架构等搭建好，或者从算法等的角度提高效率，这很可能会带来质变。因为本文主要是为了头条科技和达摩院的征文而写，所以搜了下达摩院的大佬们都在干啥，嚯，机智得很，清一色搞设计。

虽然本文对半导体器件的进步持有微微的悲观态度，比如一直提摩尔定律的终结和新工艺新材料难以实现。但是作为一个材料学出身的人，我相信以上问题总有办法解决的，只是时间长短，效率高低，毕竟总有太多我想象不到的聪明人存在。

前事不忘后事之师，早在20世纪20年代到30年代就曾有过场效应放大器的设想，然而由于当时社会工艺水平的限制而无法实现，主要限制是无法制备满足器件需要的薄的高强度栅绝缘层。

直到1959年Atalla提出用硅片上直接原位热生长二氧化硅层作为栅绝缘层。1960年，贝尔实验室用高压水气生长二氧化硅层获得成功，才制备出了第一支MOS场效应晶体管。

最后，以神经形态工程提出者、美国国家发明家名人堂成员Carver Mead在被问及摩尔定律时的回答作为结尾：

如果喜欢本文，请帮忙点赞收藏转发，感谢你的支持！

本文结束，以上，就是ic制作视频，ic焊接视频的全部内容了，如果大家还想了解更多，可以关注我们哦。